行业新闻

解决设计中的耦合电容

2020-08-17
一组复杂的intercon此类电容将受到耦合电容的影响。
无论您是为新IC设计电路,还是为具有分立组件的PCB布局设计电路,设计中的导体组之间都将存在耦合电容。您永远无法真正消除诸如直流电阻,铜粗糙度,互感和互电容之类的寄生虫。但是,通过正确的设计选择,可以将这些影响减小到不会引起过多串扰或信号失真的程度。
耦合电感很容易发现,因为它以两种主要方式出现:
1,两个不垂直延伸且参考接地平面的网可以具有彼此面对的环路(互感)。
2.提供返回电流路径的每个平面与其参考网络之间都将具有一些耦合电感(自感)。
由于耦合电容无处不在,因此很难确定。每当将导体放置在PCB或IC布局中时,它们都会具有一定的电容。这两个导体之间的电势差使它们像典型的电容器一样进行充电和放电。这导致位移电流从负载分量转移,并以高频信号(即串扰)转移到网络之间的交叉。

使用正确的电路模拟器工具集,您可以对LTI电路中的耦合电容如何影响时域和频域中的信号行为进行建模。一旦设计好布局,就可以从阻抗和传播延迟测量中提取耦合电容。通过比较结果,可以确定是否需要更改布局,以防止网络之间不必要的信号耦合。



耦合电容建模工具
因为直到布局完成,布局中的耦合电容都是未知的,因此开始对耦合电容进行建模的位置在原理图中。这可以通过在关键位置添加一个电容器来建模组件中特定的耦合效应来完成。这允许根据电容器的放置位置对耦合电容进行现象学建模:
输入/输出电容。实际电路(IC)中的输入和输出引脚由于引脚和接地层之间的隔离而具有一定的电容。对于小型SMD组件,这些电容值通常约为10 pF。这是在布局前仿真中要检查的主要点之一。
网之间的电容。在承载输入信号的两个网络之间放置一个电容器将对网络之间的串扰建模。通过可视化受害者和攻击者网络,您可以看到打开攻击者的方式如何在受害者上引发信号。由于这些电容非常小,而且串扰还取决于互感,因此串扰仿真通常仅在布局后执行才能获得最高的精度。
将电容走线回到接地层。即使走线很短,它相对于地平面仍将具有寄生电容,这会导致短传输线上的谐振。

We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept